skip to main
|
skip to sidebar
Verilog課程使用
2009年10月5日 星期一
上課教材 Chap１
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱：
張貼留言 (Atom)
追蹤者
網誌存檔
▼
2009
(21)
►
12月
(2)
►
11月
(6)
▼
10月
(10)
系統時脈使用設計 啟用Compartor (二位元方式)
系統時脈使用設計 啟用Compartor
<<時脈方式>>比較器
小老師實作例題
全加法器<<修改行為層>>.......原結構寫法((有截斷錯誤))
上課教材 Chap３
上課教材 Chap２
上課教材 Chap１
半加法器((系統時脈形式))
半加法器((迴圈形式))
►
9月
(3)
關於我自己
黑心小辣椒
檢視我的完整簡介
沒有留言:
張貼留言